

计算机组成原理与系统结构

第2章 总线





第2章 总线

2.1 总线的基本概念

2.2 总线系统结构

2.3 总线标准

2.4 总线控制

本章小结



2.1 总线的基本概念





一、总线的特性

- ❖ 从物理角度来看，**总线是一组实现互联而设置的电导线。**
- ❖ 通过将许多导线直接制作在电路板上或者以通讯电缆的形式，在电路板和电路板之间或在电路板内各部件之间实现连接。
- ❖ **总线具有的特性：**
 - **电气特性：**指总线上每一根传输线的信号传递方向和有效电信号范围
 - **机械特性：**指总线在连线类型、数量等连接方式上表现出的一些物理特征
 - **功能特性：**功能特性是指总线中每一根传输线的功能，包括传输地址、数据等信息
 - **时间特性：**指总线的每一根传输线的有效时间以及各传输线产生的信号之间时序关系
- ❖ 总线的特性保证了在电气、机械上的可靠连接，并使其能正确连接不同部件。



一、总线的特性

❖ 电气特性：

- 电气特性是指总线上每一根传输线的信号传递方向和有效电信号范围
- 可以通过电压或者电流来说明信号有效性，其**本质上与计算机0和1相对应**

❖ 不同总线下的电气特性：

- 通常规定CPU发出的信号为输出信号，输入CPU的信号为输入信号
- 数据总线对CPU来讲既有输入又有输出，所以**数据总线是双向传输线**
- 地址总线是由CPU输出的，所以**地址总线属于输出线**
- **控制总线有的是输入线，有的是输出线**；有的定义为高电平有效，有的定义为低电平有效



一、总线的特性

❖ 机械特性：

- 机械特性是指总线在连接方式上表现出的一些物理特征
- 物理特征包括连线类型、数量、接插件的几何形状和尺寸以及引脚排列顺序等。

❖ 连线类型：

- **电缆式总线：**一般为通过扁平电缆连接电路板来实现各个部件之间的有效通信
- **主板式总线：**在具有主控芯片（CPU）的印刷电路板上，将一组平行的金属线按照规定的机械特性制作成插槽，系统的一些功能部件电路板卡将对应的总线按照主板的机械特性制作成相应的接口，然后插入到主板的插槽中形成计算机系统
- **底板式总线：**在机箱中设置插槽板，计算机系统的主板、功能模块做成电路板卡，插入到插槽内从而实现连接，形成计算机系统



一、总线的特性

❖ 功能特性：


- 功能特性是指总线中每一根传输线的具体功能。
- **地址总线**用来发送地址信息，每一根地址线都表示一位地址码
- **数据总线**用来传输数据，每一根数据线表示一位数值
- **控制总线**用来发送控制信号或接收请求及状态信号，如CPU发出的IO读写信号

❖ 时间特性：


- 指总线的每一根传输线的有效时间以及各传输线产生的信号之间时序关系
- 在计算机系统中，各部件只有严格按照时间特性设计接口，才能保证数据的可靠传输
- 时间特性一般可以用信号的时序图来表示



2.1 总线的基本概念



总线的特性



总线的分类



总线的性能指标

BACK



二、总线的分类

❖ 1、按连接部件分类

- ❖ 根据所连接的部件不同，总线通常被分为3种类型：片内总线、系统总线和外部通信总线。
 - **片内总线**：CPU片内总线位于CPU内部，又称为内部总线，是CPU内部各部件之间的信息传送线。比如，在CPU芯片内部的寄存器与ALU之间、寄存器与寄存器之间的传送线就是内部总线。片内总线的结构比较简单，距离短，速度极高。
 - **系统总线**：系统总线位于CPU之外，又也称为系统片外总线。通常指连接CPU与主存或CPU与I/O接口之间的信息传送线，是连接整机系统的基础。系统总线根据其传输的信息内容，分为数据总线、地址总线和控制总线三种。系统总线连接距离较短、传输速度较快
 - **通信总线**：通信总线主要是用于计算机系统之间或计算机与外部设备之间的通信。在现代计算机中，常见的通信总线有RS232C、USB、IIC、SPI、CAN、以太网等，具体内容在2.3节介绍。由于通信总线的连接与距离远近、速度快慢、工作方式等许多方面有关，其连接对象的千差万别，所以通信总线的种类非常多。



二、总线的分类

❖ 2、按数据传送方式分类

❖ **并行总线：**采用多根数据线同时传送一个字节或一个字的所有位。

- **优点：**结构简单，近距离传输时速度快，可以连接大量外围设备
- **缺点：**当速率和带宽不断增加时，虽然并行总线结构的带宽可以通过增加总线宽度或者提高总线的工作频率来实现，但这种增加带宽的方式会**占用很多引脚**。另外，并行总线中由于有大量信号线存在，频率提高时，**并行的信号线之间的干扰会加重**。
- **应用：**CPU片内总线多采用并行总线，例如CPU和存储器、CPU和运算器之间的数据总线。在片外部总线中，常见的并行总线包括传包括PCI和PATA(并行ATA)等。
- **特点：**在并行数据传输过程中，为了提高数据传输效率，常采用**突发传输方式**。突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输的周期数就是突发长度（Burst Lengths, 简称BL），整个传输过程主设备只需要给出数据首地址即可。例如，基于Intel芯片的EISA总线具有速率为33Mbps的突发方式，在突发传送时，一次数据移动只要一个时钟周期，而不是通常的两个时钟周期。



二、总线的分类

❖ 2、按数据传送方式分类

❖ **串行总线：** 串行总线采用一根数据线一位一位地传送数据。

■ **优点：**

- ① **占用引脚数量少：** 通常使用一对信号线收数据。相比并行总线，可以减少大量引脚
- ② **差分传输方式：** 差分传输方式具有很高的抗噪声能力，有利于提高了总线的工作频率
- ③ **强错误检测能力：** 对数据包采用诸如CRC校验等方式，具有较强的检错和纠错能力
- **应用：** 在现在的计算机中，使用了大量的串行总线。如PCI Express(代替PCI总线)、SATA(代替PATA)以及USB、以太网等，这些总线的速率也从Mbps达到了Gbps。使用串行总线有如下优点
- **特点：** 串行传送适合于高速、远距离传输。数据传输时，由发送数据的部件进行并 - 串转换，在接收部件中进行串 - 并转换。串行传送的速度指标为每秒钟传送的二进制位数b/s（波特率）。串行传送方式有异步方式和同步方式两种。



二、总线的分类

❖ 3、按总线的通信时钟控制方式分类

❖ 同步总线：互联的部件或设备均通过统一的时钟进行同步

- **特点：**所有的互联的部件或设备都必须使用同一个时钟（同步时钟），在规定的时钟节拍内进行规定的总线操作，来完成部件或设备之间的信息交换
- **优点：**实现简单，能快速部署运行，实现多个设备之间的协同。
- **缺点：**
 - ① **慢速设备拖累系统效率：**所有设备只能按一个速度工作，如果一个设备速度较慢，则所有设备都必须按它的速度操作
 - ② **同步总线长度受限：**同步总线长度受到限制，太长容易发生时钟变形。处理器与存储器总线常采用同步方式，因为设备间通信是封闭式的，故可在高时钟频率下工作
- **举例：**CPU与存储器总线执行读存储器的操作，根据通信协议在第一个时钟周期内将地址与读信号通过总线送给存储器，存储器在第五个时钟周期会以数据呈现在数据总线上作为回应。



二、总线的分类

❖ 3、按总线的通信时钟控制方式分类

❖ 异步总线：没有统一的时钟而依靠各部件或设备内部定时操作

- **特点：**没有统一的时钟，所有部件或设备是以信号握手的方式进行，即发送设备和接受设备互用请求（request）和确认（acknowledgement）信号来协调动作。
- **优点：**能兼容多种不同的设备，而且不必担心时钟变形或同步问题使得总线长度不受限制
- **缺点：**
 - ① **时序不确定性：**即数据传输的时机不是固定的。因此难以精确确定数据何时到达目的地。这种不确定性可能导致数据的不同步和不稳定性。
 - ② **复杂性和设计难度：**在异步系统中，需要处理时序相关的问题，例如处理器和外设之间的时序匹配。这增加了系统设计的难度，容易引入错误，特别是在大型和复杂的系统中
 - ③ **性能限制：**由于缺乏全局时钟同步，系统可能需要使用握手协议等机制来确保数据的正确传输，这可能导致一些额外的开销，从而影响系统的整体性能。
- **应用：**火线协议（Firewire 或IEEE1394）和USB协议都是异步总线协议。



2.1 总线的基本概念





三、总线的性能指标

❖ 总线的性能指标：

- ① **总线宽度**：也称为总线位宽，一般指数据总线宽度，即一次总线操作中通过总线传送的数据位数，一般有1、8、16、32和64位等。
- ② **总线周期**：指一次总线操作所用的时间，通常指的是CPU完成一次访问存储器或I/O端口操作所需要的时间。一个总线周期可以由一个或几个时钟周期组成。
- ③ **总线频率**：总线的工作频率，单位是Hz（KHz、MHz、GHz等）。工作频率越高，意味着总线在单位时间内操作总线的次数越多，总线工作速度越快，总线带宽越大
- ④ **总线带宽（标准传输率）**：指单位时间内总线上可传送的数据量，用每秒多少字节（B/S）表示。总线带宽=总线宽度/8×总线工作频率
- ⑤ **单位时间总线传输次数**：通常用GT/s表示，即Giga Transmission per second（千兆传输/秒）。重点在于描述物理层通信协议的速率，也就等于一秒钟完成了多少次数据传输。



三、总线的性能指标

- ❖ **【例2.1】** 假设一个同步总线时钟的频率为100MHz，总线宽度为32位，采用地址和数据复用方式，每个时钟周期总线可传输一个数据，现主设备需要读取从设备128个字节数据，请分别计算总线支持突发传输和不支持突发传输模式下各需要多少时间？

解：

(1) 不支持突发传输模式：该模式每个数据传输需要发送地址（寻址阶段）再发送数据，因此，每传输一次数据需要2个时钟周期。

❖ 周期 $T = 1/f = 1/100\text{MHz} = 10\text{ns}$

❖ 传输时间 $t_1 = 2T \times 128 = 2560\text{ns} = 2.56\mu\text{s}$


(2) 在支持突发传输模式下，主设备只需给出首地址即可。

❖ 传输时间 $t_2 = T + 128T = 1290\text{ns} = 1.29\mu\text{s}$


❖ 随着数据块的增大， t_2 逐渐接近于 t_1 的二分之一



2.2 总线系统结构



单总线结构




多总线结构



一、单总线结构

❖ **单总线结构：用一组总线将计算机系统的各大功能部件连接起来，所有的信息都在这组总线上传送**

- 下图所示为单总线结构，在CPU的统一协调下，CPU与主存储器、CPU与外部设备、主存与外部设备以及外部设备之间通过总线进行交换数据。
- 在单总线系统中，对输入输出设备的操作，完全和主存的操作一样的方法来处理。**CPU可以像访问主存那样访问外设接口的寄存器。**






一、单总线结构

❖ 例：当CPU把指令的地址字段送到总线上时

- 如果该地址字段对应的地址是主存地址，则主存给予响应，否则不响应，从而在CPU与主存之间发生数据传输，而数据传输的方向由指令的操作码确定。
- 如果该指令地址字段对应的地址是外部设备地址，则外部地址译码器予以响应，从而在CPU与该地址的外部设备之间进行数据传输，数据传输的方向仍然是由指令的操作码确定。





一、单总线结构


❖ 单总线结构

❖ **特点：**用一组总线将计算机系统的各大功能部件连接起来，所有的信息都在这组总线上传送


- **优点：**结构简单，便于增减设备和部件，软件操作方便
- **缺点：**
 - ① 由于所有部件都挂在总线上，因此**不允许两个部件同时使用总线**
 - ② 总线负载重，这不但会影响总线传送操作的速度，甚至可能使系统吞吐量达到饱和
 - ③ 在早期采用该总线结构的计算机中，所有的部件都必须在同步的模式下工作，这样就带来一个“互锁”（locked to each other）效应，所有设备都被限定在一个通用时钟频率（Clock Frequency）下工作，**整个系统的速度会被系统中最慢的设备限制，系统的整体性能无法提高。**
- **应用：**单总线结构一般用于速度要求不高的计算机中。如**CAN（Controller Area Network）**总线是汽车领域中常见的嵌入式单总线标准。



2.2 总线系统结构



单总线结构



多总线结构


BACK



二、多总线结构

❖ 1、双总线结构


- ❖ 由于单总线结构中总线速度受限于最慢的设备，1987年，康柏（Compaq）公司提出将系统总线与I/O总线分开，使得两个不同的总线工作在不同的时钟频率上。CPU和内存之间的总线称之为（the System Bus），独立于所有的I/O设备，IO之间连接的则称之为IO总线。
- ❖ 这样高速的CPU、RAM组件就摆脱了低速I/O设备的束缚。由此产生了双总线结构的处理器，用于系统总线和IO总线之间进行转换的部件也称为桥。双总线结构示例如下图所示。



二、多总线结构

❖ 2、三总线结构


- ❖ 随着CPU技术的迅猛发展，CPU和存储器之间的速度差异严重影响了CPU的性能发挥，计算机结构的变化趋势是把低速设备与高速设备用隔离总线的方法进行隔离。
- ❖ 因此，演变出了通过北桥（North Bridge）芯片和南桥芯片（South bridge）将计算机高低速设备进行隔离的计算机系统架构形式，内存与北桥间的总线称为内存总线，把CPU与北桥间连接的这段总线成为前端总线(Front Side Bus, FSB)，也就是系统总线（System Bus）



二、多总线结构

❖ 3、现代计算机总线结构

- ❖ 在现代计算机中，CPU从早期的单核发展到了多核处理器（SMP、NUMA等不同架构），南北桥结构也演变为处理器+PCH的结构，另外由于计算机外围部件总类繁多，现代计算机系统的总线结构远比上述结构复杂，出现了各种不同的多总线架构，形成的总线结构也多种多样。
- ❖ 下图为Intel 第12代HX处理架构图，从图中可以看到，计算机系统中由各种不同总线组成，分别连接不同的外设。





2.3 总线标准

一

总线标准与接口标准

二

常用的总线与接口标准



一、总线标准与接口标准

❖ 总线标准

❖ 计算机各模块设备组成计算机系统时，模块设备之间连接所要遵循的总线规范

■ 为各模块设备连接提供透明的标准界面：

- 界面任何一方只需根据总线标准实现和完成接口功能，但不必考虑另一方的接口形式
- 例如A和B两个不同部件设计采用RS232总线进行通讯，**双方只需要根据总线规范实现数据的收发功能，满足总线信号定义及表示方法**，双方对于总线接口可以统一采用DB9接口，也可以采用其他不同的接口，两者可以相同，也可以不同。

■ 为接口的软硬件设计提供方便：

- **对于硬件来说**，各模块设备接口芯片设计可以相对独立，只要达到功能要求即可，不必纠结于结构上的一致；
- **对于接口软件**，可以按照模块化设计。采用总线标准可以简化系统设计及系统结构，便于提高系统的可靠性、可扩充性和更新



一、总线标准与接口标准

❖ 接口标准

- ❖ 在总线标准的基础上，对接口形式进一步规定，使各模块设备间连接的接口结构上保持一致
 - 例如，对于计算机中的以太网接口，在PC机中规定了采用RJ45作为接口，并规定了接口中每个引脚的信号定义。通过接口标准化，不同PC间进行连接通讯时，只需使用标准的网络线进行连接即可实现通讯，极大的方便了系统应用。

❖ 接口标准与总线标准

- 在现代计算机中，通常在规定了总线标准的同时，也定义了接口标准，因此，在描述一个总线或者接口时，很多时候并未做严格区分，例如，很多时候提到USB，它既可以指USB总线，也可以指USB接口。



2.3 总线标准

一

总线标准与接口标准

二

常用的总线与接口标准

BACK



二、常用的总线与接口标准

❖ 1、ISA总线

- ❖ ISA (Industrial Standard Architecture) 总线是IBM公司1984年为PC/AT微型计算机而建立的系统总线标准，也叫AT总线。它是在原先的PC/XT总线的基础上扩充而来的。由于使用广泛成为事实上的总线标准。随后出现的286、386和486微机大多采用ISA总线。特点如下：
 - ① 主存寻址空间16MB, I/O寻址空间为64KB；可进行8位或16位数据访问；支持15级硬件中断、7级DMA通道
 - ② 支持8种总线事务类型：存储器读写、I/O读、I/O写、中断响应、DMA响应、存储器刷新、总线仲裁
 - ③ 采用独立时钟，频率为8MHZ，最大数据传输率为16Mb/s；信号线共98根
 - ④ 它是一种简单的多主控总线。除了CPU外，DMA控制器、DRAM刷新控制器和带处理器的智能接口卡等都可以成为总线的主设备。
- ❖ 由于兼容性好，它在上个世纪80年代是最广泛采用的系统总线，不过它的弱点也是显而易见的，比如传输速率过低、CPU占用率高、占用硬件中断资源等。后来在PC 98 规范中，就开始放弃了ISA 总线，而Intel 从i810 芯片组开始，也不再提供对ISA 接口的支持



二、常用的总线与接口标准

❖ 2、EISA总线

❖ EISA (Extended Industrial Standard Architecture) 总线是在ISA总线基础上扩充的开放总线标准，它从CPU中分离出了总线控制权，支持多总线主控突发传送方式：

- ① 时钟频率为8.33MHz。在原ISA总线98根线的基础上扩充了100根线，并且与原ISA总线完全兼容
- ② 具有分立的数据线和地址线，数据线宽度为32位，可实现8位、16位和32位的数据传输，最大数据传输率为33Mb/s。地址线为32位，因此寻址空间达到4GB

❖ 3、PCI总线

❖ PCI (Peripheral Component Interconnect, 外部设备互连) 总线是一种由Intel公司提出的局部总线标准，用来连接高速外设接口，如硬盘控制器、高速网卡和图形显示卡等：

- ① 总线频率为33.33/66.66MHz，与CPU时钟频率无关
- ② 数据线宽度为32/64位，数据最大传输率为132 ~ 533Mb/s；地址线宽度为32/64位。
- ③ 采用同步传送方式和集中式仲裁策略，并具有自动配置能力



二、常用的总线与接口标准

❖ 2、EISA总线

❖ EISA (Extended Industrial Standard Architecture) 总线是在ISA总线基础上扩充的开放总线标准，它从CPU中分离出了总线控制权，支持多总线主控突发传送方式：

- ① 时钟频率为8.33MHz。在原ISA总线98根线的基础上扩充了100根线，并且与原ISA总线完全兼容
- ② 具有分立的数据线和地址线，数据线宽度为32位，可实现8位、16位和32位的数据传输，最大数据传输率为33Mb/s。地址线为32位，因此寻址空间达到4GB

❖ 3、PCI总线

❖ PCI (Peripheral Component Interconnect, 外部设备互连) 总线是一种由Intel公司提出的局部总线标准，用来连接高速外设接口，如硬盘控制器、高速网卡和图形显示卡等：

- ① 总线频率为33.33/66.66MHz，与CPU时钟频率无关
- ② 数据线宽度为32/64位，数据最大传输率为132 ~ 533Mb/s；地址线宽度为32/64位。
- ③ 采用同步传送方式和集中式仲裁策略，并具有自动配置能力
- ④ 地址线和数据线分时复用，支持无限猝发式数据传输。在该模式下，PCI能在极短的时间内发送大量的数据



二、常用的总线与接口标准

❖ 4、PCI Express总线

- ❖ 随着处理器和存储器的频率不断的攀升，PCI总线不能满足某些应用要求。其带宽和时钟频率需要进一步提高。PCI Express (PCI-E) 和PCI不同的是**实现了传输方式从并行到串行的转变**。PCI Express是**采用点对点的串行连接方式**，它允许和每个设备建立独立的数据传输通道。不用再向整个系统请求带宽，这样能轻松地达到高带宽要求。
 - ① 串行的点对点互连：以链路进行两个PCI Express设备间的物理连接，每条链路点到点地互连两个设备
 - ② 差分信号传送：通道中每一方向的两条信号线D+和D-之间的正值电压差为逻辑1；负值电压差为逻辑0
 - ③ 具有更高的数据传输率：PCI Express的×1通道能实现单向**312.5MB/秒** ($2.5\text{Gbit/s} * 1 / 8\text{位}$) 的传输速率，同理×32通道连接就能提供**10GB/秒**的速率，但考虑到8b/10b内嵌时钟的20%左右的消耗，实际的传输速率大概是**8GB/秒** (×32)
 - ④ 支持热插拔：与PCI集中热插拔管理不同，PCI Express将热插拔管理的功能分布到交换开关或根复合体的端口逻辑中。当有热插拔中断消息时，将其传达到根复合体，引发热插拔软件去检测热插拔事件。
- ❖ PCI Express在PC、服务器和工业计算机等领域大量应用，作为主板级互连（连接主板外围设备）、无源背板互连以及作为附加板的扩展卡接口。



二、常用的总线与接口标准

❖ 5、QPI总线

❖ QPI总线用来实现芯片之间的直接互联，其基于包传输的串行式高速点对点连接协议，在每次传输的20bit数据中，有16bit是真实有效的数据，其余4位用于循环校验：

- ① QPI是双向的，在发送的同时也可以接收另一端传输来的数据，每个**QPI总线总带宽 = QPI频率 × 每次传输的有效数据（即 $16\text{bit}/8=2\text{Byte}$ ） × 2**
- ② QPI频率为4.8GT/s的总带宽 = $4.8\text{GT/s} \times 2\text{Byte} \times 2 = 19.2\text{GB/s}$ ；QPI频率为6.4GT/s的总带宽**25.6GB/s**。

❖ 6、DMI总线

❖ DMI总线用于连接CPU与PCH，采用点对点的连接方式，它基于PCI-Express总线，采用相同的编码，因此具有PCI-E总线的优势，目前已经发展到第四代。DMI主要特性如下：

- ① DMI实现了上行与下行双向数据传输率，在CPU和PCH之间点到点传输速率达到**16GT/s**
- ② 采用直流耦合方式，处理器和PCH之间无电容器
- ③ 支持L0（活动）和L1（低功耗）两种工作模式
- ④ 低功耗/低压工作模式下的半摆幅支持



二、常用的总线与接口标准

❖ 7、USB接口总线

- ❖ 是由Compaq、DEC、IBM、Intel、Microsoft、NEC和Northern Telecom等公司为简化PC与外设之间的互连而共同研究开发的一种标准化连接器，它支持各种PC与外设的连接
 - ① 支持自动检测和安装外设，用户只要简单地将外设插入到PC以外的总线中，PC就能自动识别和配置USB设备，实现真正的即插即用
 - ② USB2.0传输率达到了**240Mbps**，可以支持宽带数字摄像设备及新型扫描仪、打印机及存储设备。USB3.0采用双向数据传输模式，传输速度可达**5Gbps**，同时可以兼容USB2.0和USB1.1设备。

❖ 8、IEEE 1394接口总线

- ❖ 一般由4到6根线组成：用于数据传输的两对双绞线和用来向外部设备供电的一对电源线。IEEE 1394可以同时连接多达**63**种的设备。
 - ① 采用基于内存的地址编码，具有高速传输能力。支持高速应用并不断升级
 - ② 采用点对点结构。任何两个支持IEEE 1394的设备可以直接连接，不需要通过主机控制用直流耦合方式
 - ③ 支持即插即用和热插拔，再增加或撤消外设后，IEEE 1394会自动调整拓扑结构，重设整个外设网络状态。
 - ④ 采用树型或者菊花链结构，设备间电缆最大长度**4.5**米，采用树型结构时可达**16**层，主机到最末端可达**72**米



二、常用的总线与接口标准

❖ 9、Ethernet接口总线

❖ Ethernet（以太网）规定了包括物理层的连线、电子信号和介质访问层协议的内容。以太网是应用最普遍的局域网技术，取代了其他局域网技术如令牌环、FDDI和ARCNET。

- ① 电口传输距离标准位为**100m**米，采用RJ45接口，分为屏蔽和非屏蔽两种类型。
- ② 常用的有双绞线接口（电口）和光纤接口（光口）。光口传输距离要比电口远很多，根据光口传输信号波长不同，可以达到几百米到几十公里，甚至上百公里不等。

❖ 10、RS-232C接口总线

❖ 在数据通信、计算机网络以及分布式工业控制系统中，经常采用串行通信来交换数据和信息。1969年，美国电子工业协会（EIA）公布了RS-232C作为串行通信接口的电气标准。

- ① 在RS-232C中信号线的电压均为负逻辑。即：逻辑“1”为-3到-15V；逻辑“0”为+3到+15V
- ② RS-232C总线传输速率较低，采用单端驱动非差分接收电路，因而存在着传输距离不远(最大传输距离**15m**)和传送速率不太高(最大位速率为**20Kb/s**)的问题。
- ③ 在分布式控制系统和工业局部网络中，传输距离常介于近距离(**< 20m**)和远距离(**> 2km**)之间的情况，因而RS-232C不适用。如果要求通信距离在几十米到上千米时，可以采用**RS-485**串行总线标准。



二、常用的总线与接口标准

❖ 11、IIC接口总线


- ❖ IIC总线只需要两根线即可在连接于总线上的器件之间传送信息。IIC主机用于启动总线传送数据，并产生时钟，此时任何被寻址的器件均被认为是从机。
 - ① 传输位速率支持几百K到几兆每秒，传输距离达到15m
 - ② 连接到相同总线上的设备数量只受总线最大电容的限制。总线具有极低的电流消耗，抗高噪声干扰，增加总线驱动器可以使总线电容扩大，增加接入设备数量

❖ 12、SPI接口总线


- ❖ SPI总线是一种同步全双工串行接口总线，处理器可通过SPI与各种外围设备进行高速数据通信。一般使用4条线构成通讯总线。
 - ① 采用串行通讯协议。由SCLK提供时钟脉冲，MOSI、MISO基于此脉冲完成数据传输。
 - ② SCLK信号线只由主设备控制，从设备不能控制信号线。同样，在一个基于SPI的设备中，至少有一个主控设备
 - ③ 没有指定的流控制，没有应答机制确认是否接收到数据。
 - ④ SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出



2.4 总线控制



总线仲裁



总线定时

BACK



一、总线仲裁

❖ 总线仲裁：

- 总线上可以挂很多设备，但任一时刻都只能由一个设备控制和使用总线，此设备称为主设备。当多个设备同时提出使用总线的请求时，必须确定使用总线的先后次序，从而决定由哪一个设备控制总线。

❖ 仲裁类型：


- 根据总线仲裁电路的位置不同，总线仲裁方式可分为集中式仲裁和分布式仲裁两种
- 集中式仲裁方式：集中式仲裁方式将总线访问的控制逻辑做在一个控制器中，通过将所有总线请求集中起来，采用一个特定的仲裁算法来进行仲裁。
- 分布式仲裁方式：分布式仲裁没有独立的总线控制器，总线上每个主设备都有自己的总线仲裁逻辑。每次总线仲裁由各个设备的总线仲裁逻辑根据仲裁算法决定是否占用总线



一、总线仲裁

❖ 1、链式查询方式

- 链式查询方式**所有申请总线的设备合用一条总线请求信号线BR**，为了减少总线授权线的数量，总线控制器的总线授权信号线BG串行地从一个设备接口传送到下一个设备接口。
- 链式查询方式只用很少几根线就能实现按一定优先级的总线仲裁，并且链式结构很容易扩充设备。然而其**对查询链的电路故障很敏感**，如果第*i*个设备接口中有关键的电路出现故障，则该设备后的设备都不能工作。






一、总线仲裁

❖ 2、计数器定时查询方式

- 当总线上的任一设备要求使用总线时，通过BR线发出总线请求，总线控制器在BS信号无效的情况下让计数器开始计数，计数值作为设备地址通过一组地址线发送到各个设备。
- 每次计数可以从0开始，也可以从上一次的中止点开始。如果是从0开始计数，则各设备的优先级与链式查询方式是相同的，前者是固定优先级。后者是相同优先级。






一、总线仲裁

❖ 3、独立请求方式

- 每个设备都有一对独立的总线请求信号线BR和总线授权信号线BG。当设备要求使用总线时，便通过各自的BR线给总线控制器发总线请求信号。
- 独立请求方式响应速度快，而且对优先级的控制非常灵活，总线控制器可以根据一定的仲裁算法给各请求线以固定的优先级；






一、总线仲裁

❖ 分布式仲裁方式


- 自举分布式仲裁方式：每个设备有一根自己的总线请求线，每个需要总线请求的设备在各自的总线请求线上发出请求信号，同时接收其他设备的总线请求信号判断请求是否成功
- 冲突检测分布式仲裁方式
 - 每个设备都可以独立地请求总线，当某个设备要使用总线时，首先会检测是否有其他设备正在使用总线
 - 以太网中，在多个设备同时访问总线的情景发生时，设备便检测到访问“冲突”，采用的策略是CSMA/CD方法，冲突的几个设备都停止传送，经过一段随机延迟时间，再重新向抢占总线，直到抢占总线成功为止。
 - CAN总线则采用的是CSMA/CA的通信模式，如果在同一时刻有2个或2个以上的设备要求发送数据，CAN总线能够实时地检测这些冲突并对其进行仲裁，从而使具有高优先级的数据优先传输。
- 并行竞争仲裁方式：每个主设备都有自己的仲裁号和控制器，当某个设备有总线请求时，把它的仲裁号发送到共享的仲裁线上，每个设备的控制器将仲裁线上接收到的号与自己的仲裁号进行比较，如果比自己的仲裁号大，则在仲裁线上撤销自己的仲裁号



2.4 总线控制



总线仲裁



总线定时

BACK



二、总线定时


- ❖ **总线的基本任务是传送信息，总线一次信息传送过程大致可分为五个阶段：**
 - ① **请求总线阶段：**系统中任一主设备需要使用总线都必须向总线控制器提出总线请求
 - ② **总线仲裁阶段：**由总线控制器决定下一个传送周期的总线控制权给哪一个请求的设备
 - ③ **寻址阶段：**获得控制权的主设备，发出本次要访问的从设备的地址以及相关命令信号，地址通过译码选中此次传送操作的从设备，并且通过命令信号使从设备开始起动
 - ④ **信息传送阶段：**在主设备和从设备之间进行信息传送
 - ⑤ **结束阶段：**主设备和从设备在总线上的信息撤消，主设备让出总线使用权
- ❖ **总线在双方交换数据的过程中需要时间上配合关系的控制，这种控制称为总线定时，它的实质是一种协议或规则。下面介绍数据传送过程中采用的四种基本的定时方式：**
 - ① **同步定时（同步通信）**
 - ② **异步定时（异步通信）**
 - ③ **半同步定时（半同步通信）**
 - ④ **分离式定时（分离式通信）**



二、总线定时

❖ 1、同步定时

- 在同步定时中，总线上有一根设备公用的时钟信号线。由于同步总线必须按最慢模块设备设计公共时钟，当各功能模块设备存取时间相差很大时，会大大损失总线效率
- 下图为一个主设备采用同步定时方法读取从设备数据读数据的同步示例时序例子，所有信号都出现在时钟信号的前沿，大多数信号只占据单一时钟周期。CPU主设备首先发出读命令信号，并将存储器读取的数据地址放到地址线上，它亦可发出一个启动信号，指明控制信息和地址信息已出现在总线上。存储器模块从设备识别地址码，经一个时钟周期延迟（存取时间）后，将数据和认可信息放到数据总线上，被CPU主设备读取





二、总线定时

❖ 2、异步定时


- 在异步定时中，后一操作信号出现在总线上的时刻取决于前一操作信号，主要有3种类型
- ① **不互锁方式**：主设备发出“请求”信号后，不必等到接到从设备的“回答”应答信号，而是经过一段时间，便撤销“请求”信号。而从设备在接到主设备的“请求”信号后，发出“回答”应答信号，并经过一段时间，自动撤销“回答”应答信号。这种定时方式双方不存在互锁关系，速度最快但是可靠性最差。
- ② **半互锁方式**：主设备发出“请求”信号后，必须待接到等待接收到从设备的“回答”应答信号后，才撤销“请求”请求信号，有互锁的关系。而从设备在接到主设备“请求”信号后，发出“回答”应答信号，但不必等待获知主设备的“请求”请求信号已经撤销，而是隔一段时间后自动撤销“回答”应答信号，无互锁关系，不存在互锁关系。
- ③ **全互锁方式**：主设备发出“请求”信号后，必须待从设备“回答”应答后，才撤销“请求”信号；从设备发出“回答”应答信号，必须待获知主设备“请求”请求信号已撤销后，再撤销其“回答”应答信号，双方存在互锁关系。全互锁方式最可靠，但是速度最慢



二、总线定时

❖ 2、异步定时


- 下面以CPU和Samsung K9F1208U0 NandFlash存储器芯片通讯中的读数据为例说明一种异步定时的应用方法如其时序图如下所示
- ① CPU发出命令发送使能信号CLE，同时给出了片选信号 $\overline{CE}$ 选中存储器芯片。在 $\overline{WE}$ 信号控制下，在地址/数据总线（ $IO_0\sim 7$ ）依次发出读命令码、读存储器地址（通过8位地址多次传送实现26位地址传输）。
- ② CPU发送完地址后，ALE拉低，存储器根据地址准备数据，过程中输出忙信号（ $R/\overline{B}=0$ ），数据就绪后将 $R/\overline{B}$ 拉高，CPU控制 $\overline{RE}$ 信号高低变化，依次读取存储器中一个字节数据，此过程中存储器根据 $\overline{RE}$ 信号的变化确定何时将数据送至总线。



二、总线定时

❖ 3、半同步定时

- 半同步定时指在同步定时的基础上，增加了通信过程中的握手信号。该定时方式综合了同步和异步定时方式的优点，握手信号的采样过程，也在同步时钟的控制下完成。
- 下图是PCI总线读数据的过程，是一种同步异步结合的半定时方式，通过 $\overline{IRDY}$ 和 $\overline{TRDY}$ 握手信号的引入，实现了数据传输过程中等待周期的插入。下面以PCI总线主设备接收来自特定从设备的数据为例




① 在第一个时钟上升沿， $\overline{FRAME}$ 和 $\overline{IRDY}$ 都为无效状态，表明总线当前处于空闲状态。与此同时，某个设备的 $\overline{GNT}$ 信号处于有效状态，表明总线仲裁器已经选定该设备为下一个通讯事件的主设备。

② 在第二个时钟上升沿， $\overline{FRAME}$ 已被主设备拉低，表明新的事务 (Transaction) 已经开始。与此同时，地址和命令被依次发送到AD上，总线上面的所有其它设备 (从设备) 都会锁存这些信息，并检查地址和命令是否与自己匹配，此过程也称之为寻址。



二、总线定时

❖ 3、半同步定时



③ 在第三个时钟上升沿， $\overline{IRDY}$ 处于有效状态，表明主设备准备就绪，可以接收数据了。AD信号上的旋转的箭头表示AD信号目前处于三态状态（处于输出和输入的转换状态），此时的 $\overline{TRDY}$ 应当处于无效状态。


④ 在第四个时钟上升沿，PCI总线上的某个从设备确认身份，并依次将 $\overline{DEVSEL}$ 信号和 $\overline{TRDY}$ 拉低，并将相应的数据输出到AD上。此时， $\overline{FRAME}$ 信号为有效状态，表明这并不是最后一个数据。

⑤ 在第五个时钟上升沿， $\overline{TRDY}$ 处于无效状态，表明从设备尚未就绪，因此所有的操作暂缓一个时钟周期，或者说插入了一个时钟周期的等待状态（Wait State）。PCI总线最多允许8个这样的等待状态。



二、总线定时

❖ 3、半同步定时



⑥ 在第六个时钟上升沿，从设备向主设备发送第二个数据。此时， $\overline{FRAME}$ 信号依旧为有效状态，表明这并不是最后一个数据

⑦ 在第七个时钟上升沿， $\overline{IRDY}$ 处于无效状态，表明主设备尚未就绪，再次插入一个等待状态。但是此时从设备依旧可以向AD上发送数据

⑧ 在第八个时钟上升沿，AD上的第三个数据被发送至主设备，由于此时 $\overline{FRAME}$ 信号被拉高，即无效状态，表明这是本次事务 (Transaction) 的最后一个数据。此后，所有的控制信号均被拉高，处于无效状态，AD、 $\overline{FRAME}$ 和 $\overline{C/BE}$ 处于三态状态。



二、总线定时

❖ 4、分离式定时

- 上述三种定时方式共同点是在一个总线传输周期中，在主模块设备的控制下按三个步骤进行
 - ① 主模块主设备发送地址或命令
 - ② 从模块从设备准备数据
 - ③ 从模块设备向主模块设备发送数据或者从主模块设备接收数据
- 在上述过程中，从模块设备准备数据阶段，总线处于空闲状态，一定程度上降低了总线的利用率。
- 分离式通信方式是指将上述总线周期分成2个子周期，
 - ① 在子周期1时，主模块设备占用总线，使用完后放弃总线使用权；
 - ② 等待从模块设备准备好数据或准备好接收数据后，进入子周期2，此时将再次占用总线，完成数据传送。采用分离式的通信方式将提高总线利用率



本章小结

- ❖ **总线：信息传输的公共通道**，分时和共享是总线的两个基本特性。
- ❖ 总线的特性有四种：电气特性；机械特性；功能特性；时间特性
- ❖ 总线按连接部件分有三种：内部总线；系统总线；通信总线
- ❖ 按传输方式分类有两种：串行总线；并行总线
- ❖ **总线信息的传送方式分为：**
 - (1) **串行传送**：按位传送，线数少，适合于远距离传输
 - (2) **并行传送**：要求线数多、成本高，一般近距离时采用
 - (3) **分时传送**：将总线分时复用，可减少线数
- ❖ 在单机系统中，系统总线的基本结构有**单总线结构**和**多总线结构**。多总线结构比单总线结构要复杂，但提高了CPU的效率和总线的负载能力，从而提高计算机系统的整体性能。



本章小结

- ❖ **总线仲裁：**当多个设备同时提出使用总线的请求时，确定哪一个设备控制总线
 - **(1) 集中式仲裁：**将所有总线请求集中起来，由总线控制器来进行仲裁。
 - **(2) 分布式仲裁：**由每个主设备自己的总线仲裁逻辑采用某种仲裁算法来决定自己是否占用总线。
- ❖ **总线定时：**
 - **(1) 同步定时：**由总线上公用的时钟信号线来对设备在总线上的信号进行定时，所有总线周期相同，速度较快，但必须互连的设备速度接近；
 - **(2) 异步定时：**采用控制信号应答方式，总线周期可以不同，允许快慢速设备互连。
- ❖ **常用总线标准列举了ISA、EISA、PCI、PCI Express、QPI、DMI、USB、IEEE1394、Ethernet、RS232C、IIC和SPI十二种总线标准，反映了计算机系统及其总线结构的不断发展、系统总线多样化、性能不断提高的趋势**



The End !